FACULTY

GEROSA ANDREA

Professore associato confermato

ING-INF/01 - ELETTRONICA

Address: VIA G. GRADENIGO, 6/B - PADOVA

Phone: 0498277728

Fax: 0498277689

E-mail: andrea.gerosa@unipd.it

Altre conoscenze utili per l'inserimento nel mondo del lavoro
Codice: INL1005808 / Ordinamento: 2008 / Anno Accademico: 2017

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2017

Elaborato
Codice: INM0023686 / Ordinamento: 2011 / Anno Accademico: 2017

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2017

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2017

Tirocinio
Codice: INL1004103 / Ordinamento: 2011 / Anno Accademico: 2017

Altre conoscenze utili per l'inserimento nel mondo del lavoro
Codice: INL1005808 / Ordinamento: 2008 / Anno Accademico: 2016

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2016

Elaborato
Codice: INM0023686 / Ordinamento: 2011 / Anno Accademico: 2016

Elaborato
Codice: INM0023686 / Ordinamento: 2011 / Anno Accademico: 2016

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2016

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2016

Tirocinio
Codice: INL1004103 / Ordinamento: 2011 / Anno Accademico: 2016

Tirocinio
Codice: INL1004103 / Ordinamento: 2011 / Anno Accademico: 2016

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2015

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2015

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2015

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2014

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2014

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2014

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2013

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2013

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2011 / Anno Accademico: 2013

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2012

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2008 / Anno Accademico: 2012

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2009 / Anno Accademico: 2012

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2011

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2008 / Anno Accademico: 2011

Elettronica digitale (ult. numero di matricola da 5 a 9)
Codice: INM0017605 / Ordinamento: 2009 / Anno Accademico: 2011

Progettazione di circuiti integrati analogici
Codice: IN03120460 / Ordinamento: 2008 / Anno Accademico: 2010

Circuiti integrati per l'elaborazione dei segnali
Codice: INL1001286 / Ordinamento: 2008 / Anno Accademico: 2009

Elettronica digitale
Codice: IN03102548 / Ordinamento: 2001 / Anno Accademico: 2009

Elettronica digitale
Codice: IN05102548 / Ordinamento: 2001 / Anno Accademico: 2009

Andrea Gerosa è nato a Milano nel 1971. Nel 1995 si è laureato in ingegneria elettronica presso l'Università di Padova, dove ha poi conseguito il titolo di Dottore di Ricerca nel Febbraio 1999. Da agosto 1997 a luglio 1998 è stato anche 'graduate student' presso l'Università di California a Berkeley (USA). Dal 1999 al 2001, Andrea Gerosa è stato titolare di un Assegno di Ricerca presso il Dipartimento di Ingegneria dell'Informazione (all'epoca Dipartimento di Elettronica ed Informatica) dell'Università di Padova, dove attualmente è professore associato. Andrea Gerosa e' membro senior dell'IEEE ed ha pubblicato più di 70 lavori in riviste internazionali o atti di convegni.
Le attività di ricerca che ha svolto rientrano nell'area della progettazione di circuiti integrati analogici e misti, per applicazioni ad alta frequenza, bassi livelli di rumore e basso consumo. In particolare si è interessato della progettazione di filtri FIR per applicazioni video, realizzati con circuiti a capacità commutate; si è occupato di progettazione architetturale e circuitale di canali di lettura e scrittura per hard disk, ottimizzata per bassi costi, aree e consumi. Ha partecipato alla progettazione di blocchi circuitali completamente integrati per dispositivi biomedicali impiantabili, con particolare riferimento a convertitori A/D e circuiti transilieari.
Si è anche occupato di decodificatori turbo analogici e di canali per ricevitori wireless UWB e multistandard. In tale ambito si è occupato della progettazione di convertitori A/D e front-end a radiofrequenza affrontando la progettazione di front-end per ricevitori UWB, con particolare attenzione ad amplificatori a basso rumore a banda larga e mixer. In tale contesto ha pubblicato alcuni risultati interessanti nell’ambito della reiezione di disturbi a banda stretta in ricevitori UWB MB-OFDM. Inoltre si occupa anche della ricerca di soluzioni efficienti dal punto di vista del consumo di potenza per ricevitori UWB a trasmissione di impulsi ultra-low-power.
Attualmente la sua attività di ricerca si sta concentrando sui circuiti di acquisizione per sensori.

Andrea Gerosa ha svolto diverse attività di supporto alla didattica nell'ambito dei corsi del settore scientifico-disciplinare ING-INF/01. All'inizio della sua carriera presso l' Università di Padova ha tenuto diversi seminari sulla simulazione circuitale e sulle tecniche di disegno del layout per circuiti integrati, destinati agli studenti degli ultimi anni del corso di laurea in Ingegneria Elettronica. E' stato responsabile di un laboratorio di progettazione digitale nell'ambito del corso di Microelettronica. Ha tenuto per due edizioni un corso per studenti di Dottorato di Ricerca nell'ambito del progetto di Teledottorato. Dall’anno accademico 2002-2003 è titolare del corso di Elettronica Digitale per il corso di laurea triennale in Ingegneria dell'Informazione e di corsi sulla progettazione di circuiti integrati per la laurea magistrale in Ingegneria Elettronica. Dall'a.a. 2012-2013 è vicepresidente del CCS in Ingegneria Elettronica.